(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-103064

(43)公開日 平成6年(1994)4月15日

(51)lnt.Cl. ⁵ G 0 6 F	9/34 9/315 9/355	識別記号 3 3 0	庁内整理番号 9189-5B	FI				技術表示箇所
			9189-5B	G 0 6 F	•		340 I	
			9189-5B		9/36 審査請求		3 2 0 請求項0	数11(全 22 頁)
(21)出願番号		特願平4-276665		(71)出願人				
(22)出願日		平成4年(1992) 9	月21日			生日立製作 千代田区を		四丁目 6番地
(, ,, ,		, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		(72)発明者				
							‡2326番地 開発センタ	· 株式会社日立
				(74)代理人	弁理士	玉村 都	争世	

(54)【発明の名称】 データ処理装置及びそのデータ処理方法

(57)【要約】

【目的】 オペレーションコードのビット数や命令制御 部の論理規模の増大を抑えつつ機能を多様に拡張できる データ処理装置を提供することにある。

【構成】 レジスタに対するデータの書き込みまたは読 み出し時に、そのデータに対して特定の処理を施す機能 を予め所定のレジスタ (機能付きレジスタ) Reg [R], Reg [W] に割当て、その機能付きレジスタ を命令中にで指定することにより、そのデータに対し て、命令のオペレーションコードによって規定される命 令の処理と機能付きレジスタの有する特定機能とを組み 合わせた多様なデータ処理を実現するものである。

【園1】 (1) Operating read data Register
if read data is read from Reg[R]
{ read data ← Fr (i) (Reg[R]) } andor { Reg[R]←Fr(i) (Reg[R]); Fr (i): i番目の命令の特定フィールドの値をパラメータとする レジスタ R 固有の演算子 (2) Operating write data Register if write data is written to Reg[W] Reg[W]+-Fw(i) (Reg[W]); Fw (i): 番目の命令の特定フィールドの値をパラメータとする レジスタW固有の演算子 Reg (R) オペレーション コードで規定 される オペレーション Reg〔R〕 固有の オペレーション オペレーションコード 指定フィールド Reg (R) /Reg (W) オペレーション コードで規定 Reg (W) - 固有の オペレーション イベランド並びに その他情報の指定 フィールド Reg (W)

【特許請求の範囲】

【請求項1】 命令制御部の制御に基づいて命令を実行 部で実行するデータ処理装置において、前記実行部に単 教若しくは複数の機能付きレジスタを設けたものであっ て、

前記機能付きレジスタは、命令中でその利用が指定され、それを指定する命令のオペレーションコードで指示される処理によって当該機能付きレジスタから説出さた情報或は書き込まれるべき情報に対して、当該オペレーションコードで指定される処理とは別の特定の処理を付加する機能が予め割当てられたレジスタであることを特徴とするデータ処理装置。

【簡求項2】 前記機能付きレジスタは、これに書き込むべきデータの各ピット値を反転して保持するノットレジスタであり、当該ノットレジスタの入力には反転回路が接続されて成るものである請求項1記載のデータ処理装備。

【請求項3】 前記機能付きレジスタは、それが保持する値の競み出しが指定されることによって、当該競み出しデータに所定の定数を加算した値を再度保持するインクリメントレジスタであり、前記加算すべき定数を選択して出力する選択回路と、選択回路の出力と前記インクリメントレジスタの出力を加算して当該インクリメントレジスタの入力に供給する加算器とを備えて成るものである請求項1記載のデータ処理装置。

【請求項4】 前記機能付きレジスタは、これを指定する命令の偏値が負ならば保持値をリードデータとして前記命令による処理に引渡し、また、偏値が0または正ならば保持値から偏値を引いたものをリードデータとして前記命令による処理に引渡し、且つ、リードデータを引渡した後に当該保持値に前記偏値を加算した値を次の保持値として更新するモディファイドレジスタである請求項1記載のデータ処理装置。

【請求項5】 前記機能付きレジスタは、書き込みデータに対してマスクパターンとの論理積が採られたものを保持するアライメントレジスタである請求項1記載のデータ処理装置。

【請求項6】 機能付きレジスタは、書き込むべきデータにプログラムステータスワードのキャリー又はボローの状態を表わすビットの値を加算したものを保持するキャリー/ボローレジスタである請求項1記載のデータ処理装置。

【請求項7】 前記機能付きレジスタは、保持値の値を 所定ビットだけ所定方向にシフトさせた値を、そのリー ドデータとして命令の処理の引渡すシフテッドレジスタ である請求項1記載のデータ処理装置。

【請求項8】 命令の記述に従って処理を行うデータ処理方法において、

前記命令の記述は、オペレーションコードと、オペレー ションコードで指定された処理に利用すべきレジスタの 指定情報とを含み、

その命令中で指定されたレジスタに予め割当てられている固有のオペレーションを、当該レジスタの保持値に対して行い、その結果を前記レジスタからの読み出しデータとしてオペレーションコードで指定された処理に引渡す処理を行うことを特徴とするデータ処理方法。

【請求項9】 前記オペレーションコードで指定された 処理に引渡した後、その引渡したリードデータを当該レ ジスタに書き戻す処理を更に含む請求項8記載のデータ 処理方法。

【請求項10】 命令の記述にしたがって処理を行うデータ処理方法において、

前記命令の記述は、オペレーションコードと、オペレーションコードで指定された処理に利用すべきレジスタの 指定情報とを含み、

その命令中で指定されたレジスタに予め割当てられている固有のオペレーションを、その命令のオペレーション コードによって当該レジスタへの書き込みが指定された データに対して行い、これを当該レジスタに書き込む処 理を行うことを特徴とするデータ処理方法。

【請求項11】 前記命令は、予め固有のオペレーションが割当てられている前記レジスタとそれ以外の汎用レジスタとを区別可能なビットフィールドを前記レジスタ指定情報のためのフィールドに有するものである請求項9又は10記載のデータ処理方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、オペレーションコードの増大を抑えつつ高機能な処理を実現し、また高機能な処理を少ないステップ数を以って実現可能なデータ処理装置並びにデータ処理方法に係り、例えば、マイクロコンピュータのような論理集積回路装置に適用して有効な技術に関するものである。

[0002]

【従来の技術】フォン・イノマン型などのデータ処理装 置の基本的な構成は程んど同じであり、例えば、キャッ シュメモリ等に記憶した一連の命令を順番に命令制御部 に読み込み、その命令が何であるかを表わしているオペ レーションコードと呼ばれるビット領域をデコードして データに施すべき処理を決定し、更にオペランドと呼ば れる被演算データを指定する領域をデコードしてデータ を取り込んで、上述した処理をそのデータに対して行う ものである。このようなデータ処理装置の一例として は、Mips (ミップス) 社のR4000チップ (日経 エレクトロニクス、1991年10月14日日経PB社 発行, No. 496号)、Intel (インテル) 社の i960チップ (日経エレクトロニクス, 1990年1 月8日日経PB社発行, No. 490号)、及びHP (ヒューレットパッカード) 社のPA-RISCチップ (日経マイクロデバイス、日経PB社発行の1990年 9月号) などを挙げることができる。

【0003】また、データ処理装置のアーキテクチャーは、比較的簡単な命令セットを以って処理の高速化並びにハードウェアの簡素化を図ろうとするRISC(Reduced Instruction Set Computer)的アーキテクチャーと、オブジェクト指向のアーキテクチャのような比較的複雑な命令セットを以って高機能化を目指すCISC(Complex InstructionSet Computer)的アーキテクチャに大別できる。現実に提供されている各種データ処理装置のアーキテクチャがRISCかCISCの何れであるかというような峻別は実際には難しいが、多様なアドレッシングモードや、一つの命令で複数の演算を行う複合命令などをCISC的な命令と考えることができる。

[0004]

【発明が解決しようとする課題】しかしながら、前配RISC的なデータ処理装置において、CISC的なデータ処理装置が1命令で提供するような高機能な処理は、基本的で簡単な処理を実現する命令を複数組み合せて対処していた。このため、出現頻度は少ないかもしれないが、そのような処理を能率的に行うことができなかった。このとき、多様なアドレッシングモードや、一つの命令で複数の演算を行う複合命令など、CISC的な命令を基本的な命令セットに追加しようとすると、ハードウェアがサポートする命令数が増加してしまう。その結果、命令制御部のデコーダ等のランダムロジックの論理規模が大きくなり、クリティカルパスの遅延時間の増大、すなわちLSIチップの性能低下やチップ面積の増加、開発日程の増大化などを招いてしまっていた。

【0005】本発明の目的は、オペレーションコードの 増大を抑えつつ機能の多様化を実現し、また高機能な処理を少ないステップ数を以って実現可能なデータ処理装 置並びにそのデータ処理方法を提供することにある。今 発明の別の目的は、ハードウェアの増大を極力抑えて多 様な機能を実現できるデータ処理装置を提供することに ある。

【0006】本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

[0007]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0008】すなわち、レジスタに対するデータの書き 込みまたは読み出し時に、そのデータに対して特定の処理を施す機能を予め所定のレジスタ(機能付きレジスタ)に割当て、その機能付きレジスタを命令中に指定す ることにより、そのデータに対して、命令のオペレーションコードによって規定される命令の処理と機能付きレ ジスタの有する特定機能とを組み合わせた多様なデータ 処理を実現するものである。

[0009]

【作用】上記した手段によれば、命令のオペレーションコードによって規定される命令の処理と機能付きレジスタの有する特定機能とを組み合わせて多様なデータ処理を実現できる。このことは、命令セットの命令数を増加することなしに、換言すれば、オペレーションコードのビット数を増大させることなく、データ処理装置による処理を多様化若しくは多機能化するように作用し、オペレーションコードのデコード論理に代表されるような命令制御部のハードウェアの増大を極力抑えて多様な機能を実現できる。

【0010】上記によって実現される多様な機能は一つの命令中のオペランド指定領域などでの機能付きレジスタの指定で行われ、且つ、その機能付きレジスタに割当てれれる固有の機能は当該レジスタに対するデータの書き込みまたは読み出し時に行われるので、機能拡張に伴って実行すべき命令数が増えず、このことが、高機能な処理を少ないステップ数を以って実現するように作用する。

[0011]

【実施例】図1には本発明に係るデータ処理装置の機能 付きレジスタ(以下オペレーティングレジスタとも記 す)の定義と機能の一例が示される。同図におけるオペ レーティングレジスタの一般的定義はC言語的な形態で 示され、オペレーティングレジスタは、(1)に示され るオペレーティング・リード・データ・レジスタ(Op erating Read Data Registe r) Reg [R] と、(2) に示されるオペレーティン グ・ライト・データ・レジスタ(Operating Write Data Register) Reg (W) に大別される。オペレーティング・リード・デー タ・レジスタReg[R]は、予じめ定義されているR eg [R] 固有のオペレーションFr (i) を、i番目 の命令のReg [R] で規定される特定のフィールドの 値をパラメータとして、Reg [R] の内容に対して行 い、その結果を読み出しデータ(read data) とするか、再び当該Reg[R]に書き戻すかのどちら か一方か、またはその両方を行う。

【0012】オペレーティング・ライト・データ・レジスタReg [W] は、予じめ定義されているReg [W] 固有のオペレーションFw(i)を、i番目の命令のReg [W] で規定される特定のフィールドの値をパラメータとして、書き込みデータ(write data)に対して行い、当該Reg [W] に書き込む。【0013】前記オペレーティングレジスタReg [R], Reg [W] は、図1に示されるようなフォーマットの命令の中で指定することができる。図に示される命令は、オペレーションコード指定フィールドとオペ

ランド並びにその他情報の指定フィールドを有し、オペレーションコード指定フィールドには、データ処理装置のアーキテクチャに従って用意されているオペレーションコード(LOADやADDといった命令コード)OPが記述され、オペランド並びにその他情報の指定フィールドには、前記オペレーションコードに従って命令を実行するために必要なオペランド(演算対象となるもの)それ自体やその所在、更にはその他制御情報が記述される。前記オペレーティングレジスタReg [R], Reg [W] は、命令フォーマット中において前記オペランド並びにその他情報の指定フィールドで指定される。その指定は、例えば、オペレーティングレジスタReg [R], Reg [W] に割当てられた固有のレジスタ番号で指定することができる。

【0014】このように固有の機能が割当てられたオペ レーティング・リード・レジスタReg [R] を命令中 で指定したとき、当該命令の実行においては、その命令 のオペレーションコードで規定される処理(オペレーシ ョン)とオペレーティング・リード・データ・レジスタ Reg[R]固有の処理が、当該オペレーティング・リ ード・データ・レジスタReg [R] の保持情報を利用 して行われる。例えば、その命令中で指定されたオペレ ーティングレジスタReg〔R〕に予め割当てられてい る固有のオペレーションを、当該レジスタの保持値に対 して行い、その結果を前記オペレーティングレジスタR eg(R)からの読み出しデータとしてオペレーション コードで指定された処理に引渡す処理を行う。前記オペ レーションコードで指定された処理に引渡した後、その 引渡した読み出しデータを当該オペレーティングレジス タReg [R] に書き戻す処理を必要に応じて更に行う ことができる。

【0015】また、固有の機能が割当てられたオペレーティング・ライト・データ・レジスタReg [W]を命令中で指定したとき、当該命令の実行においては、その命令のオペレーションコードで規定される処理とオペレーティング・ライト・データ・レジスタReg [W] 固有の処理が行われ、その結果が当該オペレーティング・ライト・データ・レジスタReg [W] に格納される。例えば、その命令中で指定されたオペレーティングレジスタReg [W] に予め割当てられている固有のオペレーションを、その命令のオペレーションコードによって当該オペレーティングレジスタReg [W] への書き込みが指定されたデータに対して行い、これを当該オペレーティングレジスタReg [W] に書き込む処理を行う。

【0016】オペレーティング・リード・データ・レジスタReg [R] と、オペレーティング・ライト・データ・レジスタReg [W] に割当てられた夫々固有の処理は、当該レジスタに対するデータの読み出し又は魯込みに際して行われる。

【0017】この原理的な説明から明らかなように、既存の所定オペレーションコードにオペレーティングレジスタReg [R], Reg [W]の指定を伴うことにより、オペレーションコードの種類を増やすことなく同一オペレーションコードすなわち1命令によって実現可能な処理を多様化若しくは豊富化でき、命令数並びに命令制御部の論理規模を増やすことなく高機能的な命令と同様の処理をサポートできるようになる。見方を変えれば、もともと高機能的な命令を専用のオペレーションコードで用意しているデータ処理装置においては、その機能を削減することなく命令数並びに命令制御部の論理規模を減らすことができる。

【0018】次に図2から図8を参照しながら前記オペレーティングレジスタの具体例、並びにそれを用いた処理の一例をメモリ・レジスタ間のデータの流れに着目して概念的に説明する。

【0019】図2にはノット・レジスタのC言語的な定義並びにそれを用いた処理例が概念的に示される。ノットレジスタNは、前記オペレーティング・ライト・データ・レジスタReg [W] の範疇に含まれ、ノットレジスタN (Reg [N]) への書き込みデータの各ピット値を反転させてノットレジスタN (Reg [N]) へ書き込むものである。同図には応用例としてディスティネーションにノット・レジスタNを指定したLOAD命令として「LAOD disp(b), N」が示されている。この命令は、ディスティネーションにノットレジスタNを指定することにより、汎用レジスタb{GR

[b] } の値(ベースアドレス)に偏値(disp)を加算したメモリアドレスに格納されているデータをノットレジスタNに書き込むとき、当該ノットレジスタ固有の機能としてそのデータをビット反転する機能が付加される。したがって、同図に示される命令「LAOD disp(b), N」のように、そのディスティネーションにノットレジスタNを指定することにより、ノットレジスタNへの書き込みデータをノットレジスタNへ書き込みデータをリット反転を1命令(LOAD命令)で実行することができる。

【0020】図3にはインクリメントレジスタのC言語的な定義並びにそれを用いた処理例が概念的に示される。インクリメントレジスタIn(Reg [In])は、前記オペレーティング・リード・データ・レジスタReg [R]の範疇に含まれ、インクリメントレジスタIn(Reg [In])のデータの読み出しが行われる際に、ある定数だけ、そのデータが示す内容に増加させて再びインクリメントレジスタIn(Reg [In])に書き戻すものである。同図の応用例では、インクリメントレジスタInはLOAD命令のペースアドレス指定用のレジスタとして使用される。このような応用例においては、一つのデータをメモリからレジスタに書き込みをする毎にインクリメントレジスタInのペースアドレ

スが自動的に定数ずつ増加されるので、連続するメモリ 領域のデータの読み出し処理を、通常のLOAD命令を 用いて実行できる。

【0021】図4にはモディファイドレジスタのC言語 的な定義並びにそれを用いた処理例が概念的に示され る。モディファイドレジスタM(Reg[M])は、前 記オペレーティング・リード・データ・レジスタReg [R] の範疇に含まれ、i番目の命令の偏値(dis p) が負ならばモディファイドレジスタM (Reg [M]) が保持する値を読み出しデータ (read d a ta) とし、偏値(d i s p)がOまたは正ならばモ ディファイドレジスタM(Reg [M]) の値からから 偏値を引いたものを読み出しデータ(read dat a)とする。また、読み出しが行われる毎に、モディフ ァイドレジスタM(Reg [M]) の内容に偏値を加算 したデータを再びモディファイドレジスタM(Reg [M]) に書き戻す。このモディファイドレジスタM (Reg[M]) をLOAD命令におけるベースアドレ ス指定用のレジスタとして使用した応用例が同図に示さ れる。この例は、偏値(disp)が負の場合であり、 モディファイドレジスタMの定義における読み出しデー タはモディファイドレジスタMの値であるから、このと きのメモリアクセスアドレスは、モディファイドレジス タMの値に偏値 (disp) を加算した値 (Reg [M] + d i s p) とされる。応用例における偏値(d i s p) が正の場合の具体例は図示していないが、モデ ィファイドレジスタMの定義における読み出しデータは モディファイドレジスタMの値から偏値(disp)を 引いたものとされるから、このときのメモリアクセスア ドレスは、モディファイドレジスタMの値に等しい値 (Reg[M] - disp+disp) になる。これに より、スタック若しくはFiFo(First-in First-out) のプッシュ/ポップのためのポス トーインクリメント (Post-Increment) とプリーデクリメント (Pre-Decrement) のアドレッシングを、通常のLOAD命令により実現す ることができるようになる。

【0022】図5にはモディファイドインデックスレジスタのC言語的な定義が示される。モディファイドインデックスレジスタMi(Reg[Mi])は、図3のインクリメントレジスタIn(Reg[In])のオペレーションで、定数(Const)の代わりにi番目の命令で指定されたレジスタReg[r]の値を使うものである。図3の応用例にモディファイドインデックスレジスタMi(Reg[Mi])を用いる場合、予じめReg[r]に適当な値を入れておくことにより、任意の値でベースアドレスの増加が行える。

【0023】図5には更にアライメントレジスタのC言 語的な定義並びにそれを用いた処理例が概念的に示され る。アライメントレジスタAL(Reg〔AL〕)は、

前記オペレーティング・ライト・データ・レジスタRe g [W] の範疇に含まれ、インデックスで指定されるマ スクパターンとアライメントレジスタAL (Reg [A L]) への書き込みデータの各ピットごととの論理積を 採るものであり、その論理積の処理をした後のデータを アライメントレジスタAL (Reg [AL]) へ書き込 む。例えば応用例1のようにマスクパターン(ALO) が上位ハーフワードは全て0、下位ハーフワードが全て 1と定義されているものとすると、LOAD命令のディ スティネーションとして指定されたアライメントレジス タAL0には、下位ハーフワードにはメモリの対応する ビットの値が、上位ハーフワードには全ビット0のデー タが書き込まれる。このアライメントレジスタALOは 図6に示される応用例2のように、ディスティネーショ ンのレジスタtにデータを書き込む際の中間バッファと して使用することもできる。図6においてその中間バッ ファはAgO、マスクパターンは(AgO)として図示 されている。したがって、応用例1,2に示すように、 アライメントレジスタALを書き込みデータのディステ ィネーション(又は中間パッファ)として指定すること により、その書き込みデータとマスクパターンとの論理 積の処理とアライメントレジスタAL (レジスタt) へ の書き込み処理とが1命令(LOAD命令)で実行でき

【0024】図7にはキャリー/ボロー (Carry/ Borrow) レジスタのC言語的な定義並びにそれを 用いた処理例が概念的に示される。キャリー/ボローレ ジスタC/B(Reg[C/B])は、前記オペレーテ ィング・ライト・データ・レジスタReg [W] の範疇 に含まれ、キャリー/ボローレジスタC/B(Reg [C/B]) への書き込みデータ (write dat a) にプログラムステータスワードPSW (Progr am Statas Word) のキャリーやボローの 状態を表わすビット、すなわちPSW [C/B] の値を 加算してキャリー/ボローレジスタC/B(Reg [C /B]) へ書き込むものである。。応用例のように加減 算命令(ADD命令等)のディスティネーションをキャ リー/ボローレジスタC/Bに指定することにより、1 命令の実行で、二つのレジスタa, bの内容の加減算結 果に、さらに前回の演算で発生したキャリーもしくはボ ローの値PSW [C/B] を加えることができる。

【0025】図8にはシフテッドレジスタReg [ni]のC言語的な定義並びにそれを用いた処理例が概念的に示される。シフテッドレジスタni (Reg [ni])は、前記オペレーティング・リード・データ・レジスタReg [R]の範疇に含まれ、シフテッドレジスタni (Reg [ni])の内容をiビットだけ左側にシフトし、読み出しデータ (read data)として出力する。同図の応用例では、ADD命令が示されていて、この命令を実行すると、シフテッドレジスタn2

から読み出されたデータは2ビット左シフトされた後に レジスタbの値と加算され、その加算結果のデータがディスティネーションのレジスタtに掛き込まれる。

【0026】図9には図2から図8で説明した機能付きレジスタを用いたデータ処理装置の一実施例ブロック図が示される。同図に示されるデータ処理装置は、公知の半導体集積回路製造技術によってシリコンのような1個の半導体基板に形成され、命令制御部1、演算部2、命令キャッシュメモリ3、及びデータキャッシュメモリ4が代表的に示される。

【0027】同図の演算部2に示されるE3は、図2か ら図8で説明した各種機能付きレジスタの集合(以下単 に機能付きレジスタとも記す) である。演算部2におい て、機能付きレジスタE3の機能実現に専用化された回 路プロックとして、特に制限されないが、セレクタE 1、加算器E2、及び反転回路E4が新たに設けられ る。マスク回路E5、セレクタE6、及びプリシフタE 7は、データ処理装置には通常設けられていると共に前 記機能付きレジスタE3の機能実現にも利用される回路 プロックである。演算部2にはその他に、複数本のレジ スタから成る汎用レジスタE8、プログラムカウンタ (PC) E10、算術論理演算器 (ALU) E9、及び 前回の演算で発生したキャリー又はボローの値PSW 〔C/B〕等を保持しているプロセッサステータスワー ドレジスタ (PSW) E11などが設けられている。B 1, B2, B3, B4は演算部2において代表的に示さ れた内部バスであり、DVO~DV9はバイパス用ドラ イバである。また、機能レジスタ内のアライメントレジ スタは、ALOの他にAL1があり、それぞれのアライ メントレジスタに対応してマスク回路のマスクパターン が後述する制御信号S6により制御される。

【0028】命令制御部1は命令キャッシュメモリ3からフェッチした命令を解読して、代表的に図示された各種の制御信号を1乃至S17などの制御信号を所定のタイミングを以って演算部2などに供給する。命令制御部1には、オペランドデコーダ11、オペコードデコーダ12、ターゲットデコーダ13、及び制御ブロック14、15が含まれる。オペコードデコーダ12は命令に含まれるオペレーションコードを解読する。命令のその他のフィールドは、特に制限されないが、オペレーションの種類に従って、オペランドデコーダ11は例えば命令のオペランド若しくはソース指定領域を解読する。この領域に機能付きレジスタとしての前記オペレーション・リード・データレジスタReg

[R] が指定されている場合には当該レジスタの指定が解説される。ターゲットデコーダ I 3 は例えば命令のディスティネーション若しくはターゲット指定領域を解説する。この領域に機能付きレジスタとしての前記オペレーション・ライト・データレジスタReg (W) が指定

されている場合には当該レジスタの指定が解読される。オペランドデコーダ 1 1 及びターゲットデコーダ 1 3 による解読結果は、汎用レジスタ E 8 や機能付きレジスタ E 3 の指定に利用される。また、オペランドデコーダ 1 1 及びターゲットデコーダ 1 3 による解説結果は、オペコードデコーダの解読結果と共に制御ブロック I 4 にも供給されて、セレクタ E 1,マスク回路 E 5,プリシフタ E 7 の制御並びにキャリー/ボロー制御、そして、バイパス用ドライバD V 0 ~ D V 9 の開閉制御などに利用される。

【0029】ここで図10を参照しながら汎用レジスタ E8や機能付きレジスタE3の指定手法について説明す る。双方のレジスタは共に、命令中におけるオペランド 並びにその他の情報のための指定フィールドで指定され る。実際に命令中のどの領域すなわち第何ビット目から 第何ピット目迄を利用するかはオペレーションコードの 種類によって予め規定されている。例えば図10に示さ れるようにLAOD命令が、オペコード(オペレーショ ンコード)、オペランド、ディスティネーション、偏値 (disp) の各フィールドを有するとき、オペランド 又はディスティネーションの領域でレジスタが指定され る。例えば汎用レジスタE8と機能付きレジスタE3に 含まれるレジスタが全部で2"個あるときには、nビッ トの情報によって順番にレジスタ番号を指定することが できる。また、図10に示されるように、例えば、汎用 レジスタE8が8個の汎用レジスタGEReg1~GE Reg8を含み、機能付きレジスタE3が7個の機能付 きレジスタOPReg1~OPReg7を含むとき、個 々のレジスタには同図に示される4ピットB3, B2, B1, B0で規定される番号を割り当てることができ る。このように規定した場合には、レジスタ指定情報B 3~B0の最上位ピットB3の"0"は汎用レジスタE 8を指定するピットとみなされ、レジスタ指定情報の最 上位ビットB3の"1"は機能付きレジスタE3を指定 するピットとみなされる。したがって、このようにレジ スタ番号の割り付けを行った場合、命令フォーマット中 のレジスタ指定領域には汎用レジスタを指定するのか或 は機能付きレジスタを指定するのかを指定するビットフ

【0030】プログラムカウンタE10で指定されたアドレスにある命令は、命令キャッシュメモリ3から読み出され、命令制御部1へ送られる。命令制御部1は命令中のオペコード及びオペランドなどをデコードし、そのデコード結果にしたがった各種制御信号などで演算部2の動作を制御する。

ィールド (B3) が存在することになる。

【0031】図11及び図12には図2から図8に示される各種機能付きレジスタに割当てられているオペレーションを図9の構成で実行するときの制御形態がパイプライン形式で示される。同図に示されるパイプライン処理は、命令フェッチ、命令デコード、演算、メモリアク

セス、及びレジスタライト/メモリストアの5段のパイプラインステージから構成され、機能付きレジスタを指定した処理毎に、どのステージでどのような処理が行われるかが示されている。同図において実線矢印はデータの流れ、破線矢印はアサートされた制御信号又はアドレス信号の流れを意味する。そして信号に付された符号並びにプロック内の符号は図9に示される符号に対応している。図2乃至図8で説明した各種機能付きレジスタに割当てられているオペレーションの一例を図9の構成に即して説明していく。

【0032】LOAD命令等の実行時に、命令デコードステージにおいて、ターゲットデコーダ I 3が、デコードしたレジスタ番号がノットレジスタNの場合は、マスク回路 E 5を介して読み出されるデータキャッシュメモリ4の読み出しデータ又は内部バスB 2(以下書き込みバスとも記す)に読み出されているデータのビット値が、レジスタライトメモリストアステージでビット値を反転させる反転回路 E 4により、反転させられレジスタ選択制御信号 S 7により選択されるノットレジスタNに書き込まれる〔図11(1),(2)〕。

【0033】LOAD命令等の実行時に、命令デコード ステージにおいて、ターゲットデコーダ13が、デコー ドしたレジスタ番号がアライメントレジスタALO又は AL1の場合は、ターゲットデコーダ13のデコード値 により指定されたアライメントレジスタALO又はAL 1に対応するマスク回路E5のマスクパターンが、上記 デコード値に基づいて、制御ブロック 14から出力され る制御信号S6により選択される〔図12(11)〕。 そして、レジスタライトメモリストアステージにおい て、データキャッシュメモリ4の読み出しデータ、内部 パスB4(以下アドレスパスとも記す)に読み出されて いるデータ又は内部バスB5 (以下書き込みバスとも記 す) に読み出されているデータと選択されたマスクパタ ーンとが、マスク回路E5により論理積がとられ、その 論理積が施されたデータ、すなわち、マスク処理(以下 アライメント処理とも記す)が施されたデータが、レジ スタ選択制御信号S7により選択されるアライメントレ ジスタAL0又はAL1に書き込まれる〔図12(1 3)]。またアライメントレジスタALO又はAL1を 図6の応用例2のように中間パッファとして用いる場 合、アライメントレジスタALO又はAL1に書き込ま れたデータを、さらに他のレジスタ、例えば汎用レジス タE8内の所定のレジスタ等に内部パスB1 (以下ソー スパスとも記す)・B2等を介して書き込む。

【0034】オペランドデコーダ I 1 がデコードしたレジスタ番号が機能付きレジスタE 3 に含まれるレジスタであって、そのレジスタが前記シフテッドレジスタ (ni) ならば、データは、i に対応するビット数だけデータを左シフトするように、プリシフタE 7 が制御信号S1により制御される。すなわち、図12に示されるよう

に、命令デコードステージにおいてオペランドデコード が行われて当該シフテッドレジスタniの指定が解説さ れると、当該ステージにおいてレジスタ選択制御信号S 7により選択される機能付きレジスタE3に含まれるシ フテッドレジスタniからデータが内部バスB1に読出 される〔図12(14), (15)〕。次の演算ステー ジでは、オペランドデコードによって得られた制御信号 S1によってプリシフタE7が制御されて、前記読み出 しデータに対するシフト動作が行われる。シフトされた データの処理は、当該シフテッドレジスタを指定した命 令のオペレーションコードに従って処理される [図12 (16)〕。図8の応用例の場合だと、シフト処理され たデータは、算術論理演算器E9に入力される。そして 演算ステージで算術論理演算器E9により、汎用レジス タE8内のレジスタbに格納されているデータと加算処 理が施されてレジスタライトメモリストアステージで汎 用レジスタE8内のレジスタtに、その加算処理結果の データが格納される [図12(16), (17)]。 【0035】また命令デコードステージでオペランドデ

コーダ 1 1 がデコードしたレジスタ番号が機能付きレジ スタE3に含まれるインクリメントレジスタInの場 合、レジスタ選択制御信号S7により選択される当該レ ジスタから読み出されたデータは内部バスB1及びプリ シフタE7を通って算術論理演算器E9へ送られると同 時に、内部バスB1を通って加算器E2へ送られる〔図 11 (3), (5)]。この加算器E2の他方の入力に は、オペランドデコーダ11で解読されたインクリメン トレジスタInの選択制御信号S3によってセレクタE 1で選択された固定値+1が供給され、これによって、 演算ステージで前記インクリメントレジスタInの読み 出し値に1が加算される〔図11(8)〕。そしてレジ スタライトメモリストアステージで、その格納されたデ ータが、書き込みパスB5を通じて再びインクリメント レジスタ I n へ書き戻される [図11(9)]。 インク リメントレジスタInの値が次ステージで使用されると きは、制御ブロック14でそれを検出し、バイパス用ド ライバDV0またはDV1を、制御信号S4またはS5 をアサートすることによりイネーブル状態 (開状態) に して、加算器E2の加算結果のデータをソースパスB1 に直接出力しておく〔図1(10)〕。図3の応用例の 場合、算術論理演算器 E9には、インクリメントレジス タInの読み出しデータの他にプリシフタE7を介し て、偏値 d i s p が供給されている。算術論理演算器 E 9は、これを加算することにより、データキャッシュメ モリ4のアドレス計算をする [図11(6)]。その後 のステージ [図11(4), (7)] については、モデ ィファイドレジスタMの動作説明時に説明する。

【0036】命令デコードステージでオペランドデコー ダ11がデコードしたレジスタ番号が機能付きレジスタ E3に含まれる前記モディファイドレジスタMの場合、 選択制御信号S3がセレクタE1の出力として偏値 dispを選択して加算器E2の片方の入力に偏値 dispを供給し、レジスタ選択制御信号S7により選択される当該レジスタのデータが内部パスB1を介して加算器E2の他方の入力に供給される〔図11(3),

(5)]。演算ステージで加算器E2は、モディファイ ドレジスタMのデータの値と偏値dispとを加算する 〔図12(8)〕。そして、レジスタライトメモリスト アステージで、その加算されたデータが、内部バスB5 を通じて再びモディファイドレジスタMへ書き戻される 〔図12(9)〕。次ステージでモディファイドレジス タMの値が使用されるときは制御プロック I 4 でそれを 検出し、バイパス用ドライバDVOまたはDV1を、制 御信号S9またはS5によりイネーブル状態にして、加 算器E2の出力値を直接ソースパスB1へ出力しておく [図11(10)]。また、モディファイドレジスタM から読み出されたデータは、内部バス B 1 を介してプリ シフタE7へも送られている。このとき、制御ブロック I4は当該偏値dispが負であるのかO又は正である のかを判定し、さらにオペコードデコーダ 12の解読結 果に基づいて、オペレーションコードに規定される命令 がLOAD命令か否かを判定する。そして制御ブロック I4は、当該偏値dispの判定結果と上記命令の判定 結果に基づいて、制御信号S1をプリシフタE7に出力 する。プリシフタE7は、算術論理演算器E9の片方の 入力に、モディファイドレジスタMから読み出されたデ ータを供給する。さらに、上記命令の判定結果がLOA D命令の場合、プリシフタE7は、制御信号S1に基づ いて、偏値dispが正又は0ならば0を負ならば偏値 dispを選択して、算術論理演算器E9の他方の入力 に供給する。尚、オペコードデコーダ 12がデコードし た命令が、LOAD命令で、そしてオペランドデコーダ I1がデコードしたレジスタ番号がモディファイドレジ スタM以外の場合、プリ下E7は、制御信号S1に基づ いて、アドレッシングの種類によってデータを選択し (インデックスアドレッシング時はソースパスB1のデ ータを、偏値アドレッシング時は偏値 d i s pを選択し て)、算術論理演算器 E 9 へ送る。演算ステージで、デ -タキャッシュメモリ 4 のアドレスがモディファイドレ ジスタMから読み出されたデータと偏値 d i s p 又は O とを算術論理演算器E9が加算することにより計算され る [図11(6)]。このアドレス計算は、図4の応用 例を実現することになる。すなわち算術論理演算器 E 9 の出力の値は、モディファイドレジスタMの読み出され たデータをM´として示すと、偏値dispが負の時" M´+disp"で、正又は0の時"M´"であり、応 用例のメモリアクセスアドレスと内容的には同一であ る。算術論理演算器 E9 で計算されたアドレスは、アド レス信号として、アドレスパスB4へ送られ、これによ り、データキャッシュメモリ4がそのアドレスに格納さ

れているデータを読み出しデータとして、マスク回路E 5へ出力する(図11 (4)]。レジスタメモリスト制アステージで、マスク回路E 5は制御信号S6により制のされ、ターゲットデコーダ 13のデコードにより得られた書き込み先が汎用レジスタE8やアライメントレジスタ以外のオペレーティングレジスタの場合、マスク回路E5は、アライメント処理を実行せずに、上記書き込み先がアライメントレジスタAL0ならば、マスク回路E5は、そのレジスタAL0ならば、マスク回路E5は、そのレジスタAL0に対応したマスパターンのアライメントレジスタAL0だけスタに対して行い、アライメントレジスタAL0を中間バッファとしてその他のレジスタへデータを書き込む〔図11 (7)]。

【0037】オペランドデコーダ11がデコードしたレジスタ番号がモディファイドインデックスレジスタMiの場合、制御信号S3がセレクタE1の出力としてソースバスB1を選択することにより、モディファイドインデックスレジスタMiの値のデータと任意のレジスタの値のデータとの加算が演算ステージにおいて加算器E2で行われる。以後の動作は、インクリメントレジスタ1nのときと同様である。

【0038】命令デコードステージで算術演算時のデータの書き込み先としてターゲットデコーダ I3のデコードしたレジスタ番号がキャリー/ボローレジスタC/Bを指定すると、制御プロック I4がそれを検出して、制御信号S2により、算術論理演算器E9の最下位ビットのキャリー入力として前回の演算時のキャリー又はボローの値PSW [C/B]のデータが選択される [図12(18)]。演算ステージで算術論理演算器E9は2つのデータとPSW [C/B]のデータを加算する [図12(19)]。その加算結果のデータは、内部バスB2を通してキャリー/ボローレジスタC/Bへ書き込み先がキャリー/ボローレジスタC/B以外の場合は、セレクタE6の出力は0が選ばれる。

【0039】図13には前記マスク回路E5の一例が示される。尚、図13中のS6a~S6cは、前記制御信号S6に含まれる制御信号であり、G0a~G23a,G1b~G23b及びG0c~G23cは、それぞれ制御信号図S6a~S6cにより開閉制御されるゲート回路である。図13に示される例は、レジスタのピット数が最大32ビットの場合であり、入力に対してマスクセずに出力する態様、入力の上位3パイト(ビット00~ビット23)をマスクして出力する態様、入力に上位ハーフワード(ピット00からビット16)をマスクして出力する態様を有し、各態様は制御信号S6a,S6b,S6cによって択一的に選択される。すなわち、ビット24~ビット31は入力から出力に至るスルーの信号経路を有する。ビット00~ビット23には、E5a

の領域に示されるように制御信号S 6 a で開閉制御されるゲート回路G 0 a \sim G 2 3 a を介して入力を選択的に出力に伝達する信号経路と、E 5 b の領域に示されるように制御信号S 6 b で開閉制御されるゲート回路G 0 b \sim G 2 3 b を介して論理値"0"の信号ビットを選択的に出力に伝達する信号経路とが設けられる。ビット00~ビット2 3 には、E 5 c -1 の領域に示されるように制御信号S 6 c で開閉制御されるゲート回路G 0 c \sim G 1 5 c を介して論理値"0"の信号ビットを選択的に出力に伝達する信号経路及びE 5 c -2 の領域に示されるように制御信号S 6 で開閉制御されるゲート回路G 1 6 c \sim G 2 3 c を介して入力を選択的に伝達する信号経路が設けられる。前記夫々のゲート回路は、特に制限されないが、クロックドインバータのような3ステート出力回路を含んで構成される。

【0040】ターゲットレジスタとしてアライメントレ ジスタALO及びAL1が指定されない時 (通常時) は、制御信号S6aのみアサートされ、E5aに含まれ るゲート回路GOa~G23aがオン状態にされ、入力 信号はそのまま対応するビットへ出力される。ターゲッ トレジスタとして、下位1バイトのみ"1"であるマス クパターンを持つアライメントレジスタALO又はAL 1が選択された時は、制御信号S6bのみがアサートさ れ、E5bに含まれるゲート回路G0b~G23bがオ ン状態にされ、入力信号の下位1バイトが、対応するビ ットに出力され、その他の上位3パイトには、"0"が 出力される。ターゲットレジスタとして下位ハーフワー ドのみ"1"であるマスクパターンを持つアライメント レジスタAL1又はAL0が選択された時は、制御信号 S6cのみがアサートされ、E5c-1及びE5c-2に含まれるゲート回路G0c~G23cがオン状態にさ れ、入力信号の下位ハーフワードが、対応するビットに 出力され、その他の上位ハーフワードには、"0"が出 力される。

【0041】図14には図9に示されるデータ処理装置のチップ平面が概略的に示される。同図において3は命令キャッシュメモリ(CC)、4はデータキャッシュメモリ(DC)、2は演算部(EU)、1は命令制御部(1U)、9はメモリ制御用ランダム論理(MU)及びシステムバス制御部(PU)、6は命令用タグキャッシュメモリ(DC)、5は命令用アドレス変換バッファ(CT)、7はデータ用アドレス変換バッファ(DT)、10は入出力部(1/O)である。

【0042】図15には機能付きレジスタをサポートしていないデータ処理装置と本発明に係る機能付きレジスタをサポートするデータ処理装置の、パイプラインステージで区切った動作フローチャートの一例が示される。機能付きレジスタをサポートしていない場合には、命令フェッチサイクルで図9の命令キャッシュメモリ3から

命令をフェッチし、デコードサイクルでフェッチした命令のオペコードデコードとオペランドデコードを行い、オペランドデコードによって示されるレジスタの内容を汎用レジスタから算術論理演算器に送る。演算サイクルでは、オペコードデコードで指示された演算を、フェッチしたレジスタの内容に対して算術論理演算器が行う。指示された演算がLOADもしくはSTORE命令ならば、続くメモリアクセスサイクルで、アクセスするメモリのアドレスと(STORE時は)書き込むデータをデータキャッシュメモリへ送る。そして、レジスタライト・メモリストアサイクルで、演算したデータを汎用レジスタまたはデータキャッシュメモリへ書き込む。命令がデータのアライメントを指示するものであれば、このサイクルでそれを行った後に書き込みを行う。

【0043】機能付きレジスタをサポートする場合には、デコードサイクルでデコードしたオペランドが、インクリメントレジスタIn、モディファイドレジスタM、インクリメントモディファイドレジスタMiのとき、次の演算ステージにてアドレスモディファイ・インクリメントを行う。また、デコードしたオペランドがシフテッドレジスタniの場合、演算サイクルで、演算・メモリアドレス計算を行う際に、あらかじめiビットだけデータをプリシフトする。

【0044】データの書き込み先のレジスタとして、アライメントレジスタALO又はAL1、ノットレジスタ Nが指定されたときは、レジスタライト・メモリストアステージにてデータのマスクあるいはピット反転を行ってからデータ書き込みを行う。また書き込み先のレジスタがキャリー/ボローレジスタC/Bならば、演算ステージで演算を行う時に、キャリー/ボローの値を算術論理演算器E9の最下位ピットに入力する。

【0045】上記実施例によれば以下の作用効果があ ス

(1) 本実施例に係る機能付きレジスタをサポートする データ処理装置では、上述した多様なアドレッシングモ ードや複合命令等を、レジスタに機能を持たせることに より行う。即ち、命令数を増加させる代わりに機能付の レジスタを設け、オペコード領域のビット数の増加をオ ペランド領域とターゲット領域のビット数で吸収する。 これに比べて、機能付きレジスタをサポートしていない データ処理装置では、アドレッシングの方式を多様化し たり幾つかの命令を組み合わせた複合命令を追加したり してCISC的な機能を基本的な命令セットに持たせよ うとすると、命令数を増加することになり、命令フォー マット中、オペコードフィールドのビット数が増加して しまい、オペコードデコーダの論理規模が大きくなり、 命令デコード時間の増加、即ちデータ処理装置の動作周 波数を低下させてしまうことになる。この相違は、図1 6からも明らかなように、本実施例データ処理装置では 機能拡張に際してオペレーションコード領域のビット数

並びにオペコードデコーダの論理規模の増大は全くない。これに対して、機能付きレジスタをサポートしない 従来方式ではオペレーションコード領域のピット数並び にオペコードデコーダの論理規模は著しく増大する。

(2) 更に、基本命令としてのオペレーションコードと オペランド保持領域としての機能付きレジスタとの組み 合わせにより多様な機能を実現できるので、一つの機能 付きレジスタを設ければ複数の命令若しくはオペレーシ ョンコードと組み合わせて使用できることになり、複数 の機能を実現できる。例えば、ロード・アンドインクリ メントと、インクリメントと、ストア・アンド・インク リメントの機能を付加しようとするとき、従来方式で は、それらに個々に対応した命令若しくはオペレーショ ンコードを追加することになるが、本発明ではインクリ メント・レジスタを1個追加するだけで済む。したがっ て、データ処理装置に追加した機能の数に比べて、追加 すべき機能付きレジスタの数は比較的小数で済み、オペ ランド領域とターゲット領域のピット数の増加があまり 大きくならない。したがって、機能付きレジスタによっ てデータ処理装置の機能を拡張しても、命令のオペラン ドやターゲットの指定領域のビット数、そしてオペラン ドデコーダ並びにターゲットデコーダの論理規模の増大 を最小限に抑えることができる。

(3) 図2から図8までのオペレーティングレジスタを用いて、PA-Riscで定義される命令と同様な機能を実現した場合の命令数の削減を本発明者が試算したところ、例えば、全命令セット121命令のうち、前記各種機能付きレジスタを用いた効果により、26命令を削減できる。これは元の命令数の21%に相当する。

【0046】以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、機能付きレジスタの種類は図2から図8で説明したものに限定されず、その他の機能を実現するようにもできる。以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である汎用レジスタ方式のデータ処理装置に適用した場合について説明したが、本発明はそれに限定されるものではなく、アキュムレータ方式のデータ処理装置などにも適用可能である。また、専用的な処理に専ら適用されるようなデータ処理装置の場合にも汎用レジスタを不要にすることができる。

[0047]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0048】(1) レジスタに対するデータの書き込み または読み出し時に、そのデータに対して特定の処理を 施す機能を予め所定のレジスタ(機能付きレジスタ)に 割当て、その機能付きレジスタを命令中にで指定することにより、そのデータに対して、命令のオペレーションコードによって規定される命令の処理と機能付きレジスタの有する特定機能とを組み合わせた多様なデータ処理を実現することができる。換言すれば、命令数の増加を抑えて、多様なアドレッシングモードや複合命令による処理と同等の機能を実現できる。

(2) 命令のオペレーションコードによって規定される 命令の処理と機能付きレジスタの有する特定機能とを組 み合わせて多様なデータ処理を実現することにより、命 令セットの命令数を増加することなしに、換言すれば、 オペレーションコードのビット数を増大させることな く、データ処理装置による処理を多様化若しくは多機能 化することができ、オペレーションコードのデコード論 理に代表されるような命令制御部のハードウェアの増大 を極力抑えて多様な機能を実現できる。これにより更 に、命令制御部の命令デコーダ等のランダムロジックの 論理規模が大きくならずに済み、LSIの性能低下も防 止できる。

(3) 上記によって実現される多様な機能は一つの命令中のオペランド指定領域などでの機能付きレジスタの指定で行われ、且つ、その機能付きレジスタに割当てれれる固有の機能は当該レジスタに対するデータの書き込みまたは読み出し時に行われるので、機能拡張に伴って実行すべき命令数が増えず、このことは、高機能な処理を少ないステップ数を以って実現できることも意味する。

(4) 基本命令としてのオペレーションコードとオペランド保持領域としての機能付きレジスタとの組み合わせにより多様な機能を実現できるので、一つの機能付きレジスタを設ければ複数の命令若しくはオペレーションコードと組み合わせて使用できることになり、複数の機能を実現できる。したがって、データ処理装置に追加した機能の数に比べて、追加すべき機能付きレジスタの数は比較的小数で済み、オペランド領域とターゲット領域のビット数の増加があまり大きくならない。これにより、機能付きレジスタによってデータ処理装置の機能を拡張しても、命令のオペランドやターゲットの指定領域のビット数、そしてオペランドデコーダ並びにターゲットデコーダの論理規模の増大を最小限に抑えることができる。

【図面の簡単な説明】

【図1】本発明に係るデータ処理装置の機能付きレジスタの定義と機能の一例説明図である。

【図2】機能付きレジスタの一例であるノット・レジスタのC言語的な定義並びにそれを用いた処理例を概念的に示す説明図である。

【図3】機能付きレジスタの一例であるインクリメントレジスタのC言語的な定義並びにそれを用いた処理例を概念的に示す説明図である。

【図4】機能付きレジスタの一例であるモディファイド

レジスタのC言語的な定義並びにそれを用いた処理例を 概念的に示す説明図である。

【図 5 】機能付きレジスタの一例であるモディファイド インデックスレジスタ並びにアライメントレジスタのC 言語的な定義並びにそれを用いた処理例を概念的に示す 説明図である。

【図6】前記アライメントレジスタを用いた別の処理例 を示す説明図である。

【図7】機能付きレジスタの一例であるキャリー/ボローレジスタのC言語的な定義並びにそれを用いた処理例を概念的に示す説明図である。

【図8】機能付きレジスタの一例であるシフテッドレジスタのC言語的な定義並びにそれを用いた処理例を概念的に示す説明図である。

【図9】図2から図8で説明した機能付きレジスタを用いたデータ処理装置の一実施例ブロック図である。

【図10】機能付きレジスタ及び汎用レジスタの指定方式を示す一例説明図である。

【図11】機能付きレジスタのオペレーションを図9の 構成に即して実行するときの制御方式をパイプライン形 式で示す一例説明図である。

【図12】図11とは別の機能付きレジスタのオペレーションを図9の構成に即して実行するときの制御方式をパイプライン形式で示す一例説明図である。

【図13】マスク回路の一例回路図である。

【図14】図9に示されるデータ処理装置のチップ平面 図である。

【図15】機能付きレジスタを有しないデータ処理装置 と本発明に係るデータ処理装置の、パイプラインステー ジで区切った一例動作フローチャートである。 【図16】命令のフォーマットとハードウェアとの関係を示した説明図である。

【符号の説明】

N ノットレジスタ

In インクリメントレジスタ

M モディファイドレジスタ

Mi モディファイドインデックスレジスタ

ALO アライメントレジスタ

Ag 0 アライメントレジスタ (中間パッファ)

C/B キャリー/ボローレジスタ

ni シフテッドレジスタ

1 命令制御部

I1 オペランドデコーダ

12 オペコードデコーダ

13 ターゲットデコーダ

14、15 その他の制御プロック

2 演算部

E1 セレクタ

E 2 加算器

E3 機能付きレジスタ

E 4 反転回路

E5 マスク回路

E6 セレクタ

E7 プリシフタ

E8 汎用レジスタ

E 9 算術論理演算器 E 1 0 プログラムカウンタ

B3~B0 レジスタ指定情報

B3 汎用レジスタ/機能付きレジスタ指定ピット

【図2】


[四2]

1. ノットレジスタ

定義 if write data is written to Reg[N] Reg[N] - complement (write data);


応用例

LOAD disp(b),N



【図1】

- Operating read data Register
 if read data is read from Reg[R]
 { read data ← Fr (i) (Reg[R]) } andor { Reg[R]←Fr(i) (Reg[R])};
 - Fr (i): i番目の命令の特定フィールドの値をパラメータとする レジスタ R 固有の演算子
- (2) Operating write data Register if write data is written to Reg[W] Reg[W]—Fw(i) (Reg[W]);
 - Fw (i): i番目の命令の特定フィールドの値をパラメータとする レジスタW固有の演算子




【図3】

(BB3)


2.インクリメントレジスタ

定義 if read data is read from Reg[ln] Reg[ln]—Reg[ln]+ Const.;



【図4】

【図13】




(B) 13) 入 か信号 G0a 出力信号 上祖 ピート 00 G0c <u>-G1b</u> ____61c C+1 02 "O" G2b "ó" — G16a. - t"+\15 CT-GISc G16b G23ā 23 G23b E-1 24 Ea E5b Esc-2 7世で~ 31 -

[図5]

4.モディファイドインデックス レジスタ 定義 if read data is read from Reg[Mi] Reg[Mi]←Reg[Mi]+Reg[r](i);

5.アライメントレジスタ

定義 if write data is written to Reg[AL] (i) Reg[AL]←write data & maskpattern(AL(i));



图


【図7】

(図7)

6.キャリー/ポローレジスタ

定義 if write data is written to Reg[C/B]
Reg[C/B] ← write data + PSW[C/B]:

応用例




【図8】


(8 (8)

7.シフテッド レジスタ

定義 if read data is read from Reg[ni] read data ← shift (Reg[ni], i);

応用例







[図 10]

LOAD命令	オペコード	オヘクラント・・デステ	キラン 偽値(disp)
	44		
	难定領域	対応レジスタ	·
B3 B	2 B1 B0	~ , , , , , , , , , , , , , , , , , , ,	
	0000	GEReg 1	
	0001	GEReg2	
	0010	GEReg 3	
	0011	GEReg 4	→沢用レジスタE8
	0100	GEReg5	
	0 101	GEReg 6	
	0110	GEReg 7	
	0 11 1	GEReg 8	اِ
	1000	OPReg1	
	1001	OPReg 2	
	1010	OPReg 3	
	1011	OPReg 4	→機能付き レジスタE3
	1100	OP Reg 5	
	1101	OPReg 6	
	1110	OPReg 7]]
	1111		·


[図 11]




【図 12 】



【図14】







【図16】

[图16] [

	從来方式	本発明
オペコード領域のビット数	×	0
オペランド領域のビット数	0	◁
ターゲット領域のビット数	0	V
オペコードデコーダの論理規模	×	0
オペランドデコーダの論理規模	0	V
ターゲットデコーダの論理規模	0	∇

-22-